半導体、0.7ナノの世界へ [195740982]
■ このスレッドは過去ログ倉庫に格納されています
微細化は終わってコモディティ化するのみ
半導体ちゃんはJKのアクセサリーになる 最近のマーケティングプロセスルールじゃないのかね
TSMCの7nmと14nmは理論上の集積度は4倍のはずだが2倍しかない 昔お前ら微細化の限界は15nmとか言ってなかった? imecが言うならブランド名じゃないんだろう
実用化まで進むかは知らん >>28
大きさのイメージ
でも最新の5nmから1/7になるなら相当高密度になる どういうので0.7と言ってるんだろうな
もう想像の埒外だ ムーアの法則って倍々になってるわーってただ気づいただけだよな 無知晒すけど半導体のはたらきって何なの?
小さい方がいいの? ムーアの法則も限界に近いと聞いていたけど、まだまだいけるんか? 14nmで分子レベルのリークがーと暫く停滞してたかと思えば何かよく解らん内に14が使われだして
超えたら特に詰まることなくそのまましれっと7や4と続いてたけど1以下かよ
まあpcもスマホも単にエンタメ機器の玩具に使ってるだけだし
家電とか日用機器も安さと信頼性のが大事な一般庶民エンドユーザーにはあんま関係無いけど 三次元化していくって話だけど
先端半導体の三次元化は何がムズいの? インテルやAMDのヤツを実測したら宣伝の倍くらいの幅だったってのなかった? >>48
簡単に言えば計算機だよ
早く計算するためには大量に必要だから小さくして詰め込もうって話 >>54
いうてもスマホレベルで6nmまで来てるからなぁ
わーくには28nm工事をTSMCに5000億円プレゼントして作ってもらうんだよなぁ >>53
半導体不足でサムスンがtsmc追い越したんだっけか
サムスンの歩留まりがどうなってるか気になる >>70
なんか最近サムスン絶好調なんだよなぁ
スナドラもサムスンばっかり作ってる >>66
エラー訂正技術も上がってて冗長化可能ってことなんだろうって解釈してる マスク作ってる技術使えばいいだけじゃ量子ビームのやつ
時間かかってしゃあないけど このプロセスルールの大きさって二次元での大きさなの?だとしたら3次元に拡張したらもっと密度高まるんじゃないの?よく知らんけど >>78
ヒートシンクが面でしかないから単純に三次元にしても排熱が上手くいかないと思う >>79
超小型で電気製品が作れるという事だ。
ここで重要なのは飲める金メッキで半導体回路を作る必要がある。
そう、体に埋め込むんだ。特許は関東学院(横浜市)が持って世界中に開放してる。 シリコンじゃ厳しくなってきてSiCやGaNに移行するんだろ?
GaNはパワー半導体使ったACアダプタ流行ってるけどすげー小さくて80Wとかびっくりするわ 小さくするより、デカいの複数使ったほうが安上がりちゃうん? シリコン原子1つが0.5ナノくらいなわけだが・・・
もうさすがに無理やろ わーくにではもうどうあがいても世界最高レベルの半導体は作れないんだよなぁ 7nmと比較して10〜100倍のトランジスタを積めるのか胸熱! >>72
トンネルで気にしてるのはエラーじゃなくてリークでしょ マーケティング的な数字に意味はない
実際のスケールじゃないし 日本は蚊帳の外。結局この分野はTSMCとサムスンが覇権を握り続けていくんやろう >>88
例えばCPUでいうなら
チップ自体はデカいのよ
中にたくさんのトランジスタが入ってる
デカいプロセスだと早い周波数で動かない
電力大きい
キャッシュメモリ少ない
デバイス間通信遅い
で同じものを作れない 〜年に実用化ほど信用できない物はない
核融合炉だの量子コンピュータだの軌道エレベータだの 7nmとか5nmプロセスとか言ってるけど実際のハイエンド品のライン&スペースは20nm以上やぞ?
これ多くの人が勘違いしてるけど
一般の製品に1桁線幅のものはまだ無いからな これじゃ10年後のCPUとか今と想像できない性能になってそう
でも値段高いんだろうな >>18
dramとかはそこらで止まってるよな
そのうちsramがdramより容量多くなるんか? >>110
DRAMは積層が効くからそうならんと思う これで限界来たらすげー天才が3次元のやつ組みだすんかな?
ケンモメンどう思う? >>116
メモリはそうなる
わざわざ最先端のプロセス使ってたCPUとかSoCは熱すごいから3次元にならない
3次元がGAAという意味ならなる 今の限界が0.7nmなんだっけ
流石にそこのブレイクスルーは起きてないのか この0.7nmって具体的にどこのこと指してるの?
これ理解できてるやつ実は全然いなくない?? >>125
基盤の上の回路の細さじゃないの?知らんけど アドレス FFFF:0010以降が使えてしまうバグは消えたのか >>33
2nmでどうやってLOCOS分離するんだよ
知ったかぶりすんなくそにわか 菓子食品は小さくなっても
半導体のサイズはそのまんまやっ😤 >>126
だからそうじゃないんだよ
このチップは線幅が20nmとか時代遅れwwwとか言ってると恥をかくから気をつけろ >>65
小さい方が同じ場所に入れられる
量増やせるのはわかるけど
少し大きくても良いから安く作って取り敢えず
性能上げるわって商品出て来ないのか? >>136
移動幅も小さくて済むから高速化と省電力が両立するんじゃないの >>140
昔はそこのゲートって書いてあるところの長さを〇〇nmって言ってた
今はそこの長さですらない 賢モメンのよく分かる解説
・昔は回路の配線と配線の間隔で一番狭い寸法をその世代の技術名に代表させて「〜nmプロセス」と呼んでいた
・昔はその寸法が半導体ICの性能にそのまま直結していたから性能目安としても都合がよかった
・でもここ数年は技術的限界がきてその寸法が10数nmで止まってしまった
・各社は寸法の微細化に行き詰った代わりに構造を3次元化してチップ面積当たりの性能向上ペースを維持し続けた
・各社は性能向上した新世代の技術を「寸法がもし〜nmになったらこれ相当」という寸法名称で引き続き命名した
・そのうち大して性能向上してないのにより小さな寸法を詐称する企業が出てきた
そして今に至る 今工場作ってるの主に自動車用の22nなんだろ雑魚やん 日本て大学の研究室レベルでももう最先端レベルの物は作れないの? 消費電力倍のグラボが出るぐらいに頭打ちしてるけど
その次はどうするんだろうね いよいよ天井が近づいてきたな
ここから先の技術革新は人間には無理そう >>159
もう光素子だかが控えてるんじゃないの? 誰かプロセスルールの数字のからくりに詳しい人教えて。例えば7nmって何が7nmで、実際どうなってるの?0.7nmなんてありえる?
ナノテクの研究やってたけど、半導体プロセス周りはエッチング、マスク、露光してることくらいしかわからない。 >>161
大学院生youtuberとか研究用プローブ使ってプロセスルールの数字の真実とかいう動画作ってくれへんかね みんな何言ってるのかさっぱりわからんけど、日本では作れないことはだいたい察した。 >48
ざっくりイメージで…ロジックCMOSというジャンルに限った話です。
材料としての半導体は窒素、リンだのの混ぜ物をすると、他所からかける電圧で、半導体に流れる電気を流したり止めたり出来る。
これはスイッチになるんだけど、2個直列に並べればどっちもオンしないと電気が流れないAND、並列にするとどっちかがオンすれば電気が流れるORって感じでデジタルの計算が出来るようになる。で、これを一杯つなげると計算機になる。これがICとかLSI。ニュースで言う半導体は大体こっちのイメージで言っていると思う。
じゃあ小さくなるとなぜよいのか。スイッチのイメージで書くと、小さく作れれば、たくさん並べられて同じ面積なら高機能にできる。逆に同じ機能なら一枚の半導体の板からたくさん製品が取れるから安くなる。それに小さいスイッチの方が切り替えるのにパワーもいらないし、素早くカチャカチャできる。なんで、どこも半導体は小さくしたがるんよ。 >>165
あれを許容されてるのって
もう限界近いんだろうなぁとは思う >>168
実力値については記事たくさんあるよ
AMD等の7nmルール
≒インテルの10nmルール
≒配線の最小ピッチ36〜40nm 宇宙規模で見た場合の俺らが地球規模で見た場合の半導体 どうやったって原子1個をさらに分割する事は出来ないからな
そこが本当の限界だよ れいてんナナなのって
可愛いのに頭の悪い女の子みたいで萌えるな >>161
今のナノスケールプロセスルールは
配線や素子の位置的レゾリューションが7ナノって程度の話じゃね より正確には半導体プロセス微細化のロードマップ上にあるマイルストーンの名前が「れいてんナナなの」って萌えキャラなのを省略して「0.7nm」って書いてるだけだよな らめぇ、0.7nmはあくまで事務所の数字
あたしの身体が0.7nmなんて細くないことわかるよね? はやくCPUとGPUに3nm使って省電力化してくれ 半導体って1/1000mmの世界で作られてるっていうけど、スマホ落としても別に機能的には何の問題もないのは何でなの
そんな細かい世界で作り上げたら落とした衝撃でズレたりしそうだけど チップ積層でジュール熱下がるという話だけど実際どうなんだろうね >>185
F=maって習ったろ
・落としたときの加速度aは重力加速度で一定
・mはめちゃくちゃ小さい
・これにより発生した外力Fは、mがくっついてる力より全然小さい
よって耐えれるわけぺこ ■ このスレッドは過去ログ倉庫に格納されています